Оцените презентацию от 1 до 5 баллов!
Тип файла:
ppt / pptx (powerpoint)
Всего слайдов:
19 слайдов
Для класса:
1,2,3,4,5,6,7,8,9,10,11
Размер файла:
105.00 kB
Просмотров:
85
Скачиваний:
1
Автор:
неизвестен
Слайды и текст к этой презентации:
№1 слайд![Лекция Последовательностные](/documents_5/2c635e495842464a7f6e6dd1d364b1b6/img0.jpg)
Содержание слайда: Лекция № 5
Последовательностные логические устройства
№2 слайд![Все ранее рассмотренные схемы](/documents_5/2c635e495842464a7f6e6dd1d364b1b6/img1.jpg)
Содержание слайда: Все ранее рассмотренные схемы являются схемами мгновенного действия. Информация на их выходах меняется мгновенно с изменением информации на входах. Поэтому, они называются комбинационными. Однако, зачастую бывает необходим элемент, способный запоминать информацию о том, что какое-то событие имело место. Назовем его запоминающим устройством (ЗУ).
№3 слайд![План лекции .Простейшие](/documents_5/2c635e495842464a7f6e6dd1d364b1b6/img2.jpg)
Содержание слайда: План лекции
:
1.Простейшие триггеры.
2.D-триггеры.
3.Регистры.
№4 слайд![Простейшие триггеры](/documents_5/2c635e495842464a7f6e6dd1d364b1b6/img3.jpg)
Содержание слайда: Простейшие триггеры
Элементарной запоминающей ячейкой является триггер. Простейший, т.н.
“R-S” триггер может быть построен с помощью двух логических элементов путем введения обратных связей.
№5 слайд![](/documents_5/2c635e495842464a7f6e6dd1d364b1b6/img4.jpg)
№6 слайд![](/documents_5/2c635e495842464a7f6e6dd1d364b1b6/img5.jpg)
№7 слайд![При подаче активного уровня](/documents_5/2c635e495842464a7f6e6dd1d364b1b6/img6.jpg)
Содержание слайда: При подаче активного уровня на вход R на выходе Q устанавливается низкий уровень(наQ#-высокий) и не меняется при дальнейших изменениях уровня сигнала на входе R. Аналогично, при подаче активного уровня на вход S, на выходе Q устанавливается высокий уровень,
№8 слайд![состояние выходных сигналов](/documents_5/2c635e495842464a7f6e6dd1d364b1b6/img7.jpg)
Содержание слайда: состояние выходных сигналов подобных схем зависит не только от входных, но и от выходных сигналов, запоминаемых устройством до прихода новой совокупности входных сигналов. Такие устройства называются последовательностными схемами или конечными автоматами.
№9 слайд![Таблица переключений](/documents_5/2c635e495842464a7f6e6dd1d364b1b6/img8.jpg)
Содержание слайда: Таблица переключений простейшего RS-триггера
№10 слайд![синхронный RS-триггер](/documents_5/2c635e495842464a7f6e6dd1d364b1b6/img9.jpg)
Содержание слайда: синхронный RS-триггер
№11 слайд![Состояние в синхронных](/documents_5/2c635e495842464a7f6e6dd1d364b1b6/img10.jpg)
Содержание слайда: Состояние в синхронных триггерах может измениться только во время действия синхроимпульса. В промежутках между синхроимпульсами выходные напряжения постоянны. Это свойство позволяет создать на основе синхронных RS-триггеров триггеры задержки - D-триггеры (Delay Trigger).
№12 слайд![D-триггер](/documents_5/2c635e495842464a7f6e6dd1d364b1b6/img11.jpg)
Содержание слайда: D-триггер
№13 слайд![. D-триггер фиксирует](/documents_5/2c635e495842464a7f6e6dd1d364b1b6/img12.jpg)
Содержание слайда: ). D-триггер фиксирует информацию, приходящую на один вход данных. У D-триггера значение выходного сигнала в (n+1) такте равно значению входного сигнала в n такте. Т.о., D-триггер запоминает состояние входного сигнала на период одного такта квантования.
№14 слайд![](/documents_5/2c635e495842464a7f6e6dd1d364b1b6/img13.jpg)
№15 слайд![. Регистры Объединив](/documents_5/2c635e495842464a7f6e6dd1d364b1b6/img14.jpg)
Содержание слайда: . Регистры
Объединив несколько D-триггеров с единым входом синхронизации можно получить регистр, способный фиксировать многоразрядную информацию. В соответствии со структурой внутренних триггеров существуют регистры-защелки и регистры с синхронным стробированием.
. Регистры-защелки пропускают входную информацию на выход при одном уровне сигнала синхронизации и фиксируют ее при переходе сигнала синхронизации в другое состояние.
Регистры с синхронным стробированием фиксируют информацию по фронту сигнала синхронизации.
№16 слайд![](/documents_5/2c635e495842464a7f6e6dd1d364b1b6/img15.jpg)
№17 слайд![](/documents_5/2c635e495842464a7f6e6dd1d364b1b6/img16.jpg)
№18 слайд![](/documents_5/2c635e495842464a7f6e6dd1d364b1b6/img17.jpg)
№19 слайд![. Запись данных в регистр](/documents_5/2c635e495842464a7f6e6dd1d364b1b6/img18.jpg)
Содержание слайда: ). Запись данных в регистр разрешена при
STB = 1. В противном случае регистр находится в режиме хранения. На выходе регистра имеется трехстабильный буфер, управляемый сигналом ОЕ (Output Enable). Буфер обеспечивает выходной ток до 32 мА и емкость нагрузки до 300 пФ. Если управляющий сигнал ОЕ активен, то данные регистра передаются на выход микросхемы. При ОЕ=1 выходной буфер закрыт и находится в высокоомном состоянии