Презентация Компьютерная схемотехника. Сумматоры и вычитатели. (Лекция 9) онлайн

Содержание слайда: Компьютерная схемотехника

Содержание слайда: Сумматоры Сумматором называется устройство, предназначенное для выполнения операции сложения над многоразрядными числами. Многоразрядный сумматор состоит из одноразрядных сумматоров. Одноразрядный сумматор, на входы которого поступают два одноразрядных числа А и В, а на выходах формируются одноразрядные числа суммы S и переноса P называется полусумматором.

Содержание слайда: Полусумматор Булевы функции для выходов имеют вид: _ _ Si = AiBi + AiBi = Ai  Bi; Pi = Ai * Bi . Возможны различные реализации полусумматоров на основании тождественных преобразований полученных функций. Выбор схемы определяют с учетом требований по быстродействию, энергопотреблению, технологичности. Максимальным быстродействием характеризуется полусумматор, у которого минимальное количество логических ступеней между входом и выходом.

Содержание слайда: Схемы полусумматоров

Содержание слайда: Полный сумматор Многоразрядный сумматор, начиная со второго разряда, должен иметь три входа: два входа для слагаемых AI и BI и один для сигнала переноса с предыдущего разряда PI-1. Такой одноразрядный сумматор называется полным сумматором.

Содержание слайда: Таблица истинности полного сумматора

Содержание слайда: Булева функция для суммы

Содержание слайда: Булева функция для переноса Pi = Ai Bi + Pi-1 Ai + Pi-1 Bi = _ _ = Ai Bi + Pi-1 Ai ( Bi + Bi ) + Pi-1 Bi (Ai + Ai ) = _ _ = Ai Bi + Pi-1 Ai Bi + Pi-1 Ai Bi + Pi-1 Bi Ai + Pi-1 Bi Ai = _ _ = Ai Bi (1 + Pi-1 + Pi-1) + Pi-1 (Ai Bi + Bi Ai ) = = Ai Bi + Pi-1 Ai Bi .

Содержание слайда: Быстродействующий сумматор

Содержание слайда: Схема простого полного сумматора

Содержание слайда: Условные графические обозначения сумматоров

Содержание слайда: Многоразрядные сумматоры Выделяют параллельные и последовательные сумматоры. Параллельные сумматоры подразделяют на: параллельные сумматоры с последовательным переносом; параллельные сумматоры с параллельным переносом. В параллельных сумматорах с последовательным переносом используется m-1 полный сумматор и один полусумматор, т.е. затраты пропорциональны разрядности операндов, но операция суммирования выполняется за один такт T. Длительность суммирования определяется соотношением: T = t + m* tздр. , t - длительность суммирования в одноразрядном сумматоре; tздр. - длительность формирования переноса в одном разряде.

Содержание слайда: Многоразрядный сумматор с последовательным переносом При большом количестве разрядов длительность суммирования оказывается недопустимо большой. Увеличение быстродействия достигается за счет одновременного (параллельного) формирования сигнала переноса во всех разрядах.

Содержание слайда: Многоразрядный сумматор с параллельным переносом В многоразрядных сумматорах с параллельным переносом применяют узел ускоренного (параллельного) переноса, для построения которого вводят два сигнала: образования переноса Gi = Ai Bi ; распространения переноса Hi = Ai Bi . Если Ai =Вi =“1”, то в данном разряде сигнал переноса формируется независимо от формирования сигналов в предыдущем разряде. Известно, что для полного сумматора: Si = Ai Bi Pi-1 = Hi Pi-1; Pi = Ai Bi + Pi-1 Ai Bi = Gi +Hi Pi-1.

Содержание слайда: Многоразрядный сумматор с параллельным переносом Результат суммирования можно записать в виде: S1 = H1 P0; S2 = H2 P1; S3 = H3 P2; S4 = H4 P3; где Pi – возможный перенос из предыдущего разряда; P1 = G1 +H1 P0; P2 = G2 +H2 P1 = G2 +H2 G1 +H1 H2 P0; P3 = G3+H3 P2 = G3+H3 G2 +H2 H3 G1 +H1 H2 H3 P0; P4 = G4 +H4 P3 = G4 +H4 G3+H3 H4 G2 +H2 H3 H4 G1 +H1 H2 H3 H4 P0. Сумматор, реализованный по полученным соотношениям (на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ и M-NИЛИ-И), характеризуется максимальным быстродействием.

Содержание слайда: Многоразрядный сумматор с параллельным переносом Выпускаются десятки сумматоров с ускоренным переносом. Типичным представителем таких сумматоров является четырехразрядный сумматор с ускоренным переносом К555ИМ3, условное графическое обозначение которого имеет вид:

Содержание слайда: Многоразрядный последовательный сумматор При последовательном суммировании требуется одноразрядный полный сумматор, на входы которого в течение тактового интервала последовательно, начиная с младшего разряда, подаются соответствующие разряды слагаемых и результат переноса от сложения на предыдущем такте. Результат суммирования поразрядно с выхода сумматора запоминается в буферном сдвигающем регистре суммы. Операция суммирования заканчивается через количество тактов суммирования N = m +1. Дополнительный перенос необходим для учета переноса от суммирования старших разрядов. К достоинствам следует отнести минимальные затраты оборудования, практически не зависящие от разрядности суммируемых чисел. Недостатком является большая длительность операции суммирования.

Содержание слайда: Схема многоразрядного последовательного сумматора

Содержание слайда: Полувычитатели Одноразрядный вычитатель, на входы которого поступают два одноразрядных числа A и B, а на выходе формируются одноразрядные числа разности D и заема V называется полувычитателем. Выходные сигналы описываются соотношениями: _ _ Di = AiBi + AiBi = Ai  Bi; _ Vi = Ai * Bi .

Содержание слайда: Полувычитатели Возможны различные реализации полувычитателей на основании тождественных преобразований полученных функций. Схема полувычитателя отличается от схемы полусумматора только наличием инвертора по сигналу A.

Содержание слайда: Универсальное устройство Универсальное устройство, в котором на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ реализован управляемый инвертор, в зависимости от уровня сигнала F выполняет функции сумматора или вычитателя: F = “1” – полусумматор; F = “0” - полувычитатель.

Содержание слайда: Полный вычитатель Полным вычитателем называется устройство, реализующее операцию вычитания одноразрядных чисел с учетом заема из предыдущего разряда.

Содержание слайда: Таблица истинности полного вычитателя

Содержание слайда: Описание выходных сигналов Как следует из таблиц истинности для сумматора и вычитателя выходные сигналы суммы и разности совпадают, т.е. Di = Vi-1  Ai  Bi. Выражение для заема, полученное по приведенной карте Карно, имеет вид: _ _____ Vi = Ai Bi + Vi-1 ( Ai  Bi).

Содержание слайда: Схема полного вычитателя

Содержание слайда: Универсальное устройство

Содержание слайда: Построение универсальных устройств В вычислительных устройствах применяют сумматоры и вычитатели. Для упрощения схемной реализации вычислительных устройств целесообразно иметь одно универсальное устройство. Оказывается, что использование простых специальных математических приёмов позволяет приспособить сумматоры для выполнения операции вычитания. Такие приёмы - сложение в системе с обратным или дополнительным кодом.

Содержание слайда: Универсальное устройство в обратном коде Рассмотрим четыре возможных случая, которые могут иметь место при сложении различных комбинаций положительных и отрицательных чисел. 1 Оба числа положительны. Так как оба разряда знака будут нулевыми, разряд знака сумматора остаётся в состоянии 0. +3 0.011 +4 0.100 +7 0.111 2 Одно число положительное, другое отрицательное, причём отрицательное число по модулю больше положительного. Результат правилен. Переполнения не возникает. +3 0.011 - 4 1.011 - 1 1.110  1.001= -1 (прямой код) Обратный код -4=1.011.

Содержание слайда: Универсальное устройство в обратном коде 3 Положительное число по модулю больше отрицательного. Сумма неправильна! Прибавление к ней циклического переноса исправит результат. Разряд знака равен 0, что соответствует положительному значению суммы. +4 0.100 - 3 1.100 +1 10.000 1 0.001

Содержание слайда: Универсальное устройство в обратном коде 4 Оба числа отрицательны, всегда возникает циклический перенос. Поэтому разряд знака будет равен 1. - 3 1.100 - 4 1.011 - 7 10.111 1 1.000 1.000 в обратном коде = 1.111 в прямом. Таким образом, для получения правильного результата следует осуществлять циклический перенос; если в знаковом разряде стоит единица, то результат представлен в обратном коде.

Содержание слайда: Схема универсального устройства в обратном коде

Содержание слайда: Универсальное устройство в дополнительном коде В вычислительных машинах наиболее часто применяют сложение в системе с дополнительным кодом. В этой системе отрицательные числа преобразуются в дополнительный код до выполнения операций сложения или вычитания. Затем они преобразуются обратно в прямой код. Дополнительный код положительного числа совпадает с двоичным представлением чисел. Знаковый разряд всегда равен 0. Дополнительный код отрицательных чисел формируют по следующему правилу: цифры всех разрядов, кроме знакового, инвертируют, и в младший разряд прибавляется единица. В знаковый разряд отрицательного числа ставится 1.

Содержание слайда: Универсальное устройство в дополнительном коде Возможны четыре случая, которые могут иметь место при сложении различных комбинаций положительных и отрицательных чисел. 1 Оба числа положительны. Обычное суммирование. +4 0.100 +3 0.011 +7 0.111 2 Одно число положительное, а другое отрицательное, причём положительное число имеет большую абсолютную величину. Возникает перенос в разряд знака. Его следует отбросить и на выходе сумматора получится правильный результат. +4 0.100 - 3 1.101 +1 10.001

Содержание слайда: Универсальное устройство в дополнительном коде 3 Когда суммируются положительное и отрицательное число и отрицательное число имеет большую абсолютную величину. В разряды знака переноса не будет и результат останется правильным. +3 0.011 - 4 1.100 - 1 1.111 4 Если складывают два числа отрицательных, то в разряде знака и в разряде справа от разряда знака образуется перенос. По этой причине разряд знака станет равным 1, а перенос в разряды знака следует отбросить. - 3 1.101 - 4 1.100 - 7 11.001

Содержание слайда: Схема универсального устройства в дополнительном коде

Содержание слайда: Универсальное устройство в дополнительном коде Сумматор обрабатывает числа, представленные в дополнительном коде. Когда F=0, то CI=0, код B не инвертируется, и схема работает как обычный сумматор, последний перенос CO отбрасывается. Если F=1, то CI=1, код B инвертируется и суммируется с CI=1. Это эквивалентно формированию дополнительного кода вычитаемого. Таким образом, применяя представление чисел в дополнительном коде можно довольно просто на базе полного сумматора сделать устройства, обеспечивающие как сложение, так и вычитание двоичных чисел.