Презентация Уровень микроархитектуры. Современные многоуровневые машины онлайн
На нашем сайте вы можете скачать и просмотреть онлайн доклад-презентацию на тему Уровень микроархитектуры. Современные многоуровневые машины абсолютно бесплатно. Урок-презентация на эту тему содержит всего 82 слайда. Все материалы созданы в программе PowerPoint и имеют формат ppt или же pptx. Материалы и темы для презентаций взяты из открытых источников и загружены их авторами, за качество и достоверность информации в них администрация сайта не отвечает, все права принадлежат их создателям. Если вы нашли то, что искали, отблагодарите авторов - поделитесь ссылкой в социальных сетях, а наш сайт добавьте в закладки.
Презентации » Технология » Уровень микроархитектуры. Современные многоуровневые машины
Оцените!
Оцените презентацию от 1 до 5 баллов!
- Тип файла:ppt / pptx (powerpoint)
- Всего слайдов:82 слайда
- Для класса:1,2,3,4,5,6,7,8,9,10,11
- Размер файла:4.66 MB
- Просмотров:66
- Скачиваний:2
- Автор:неизвестен
Слайды и текст к этой презентации:
№3 слайд
![Уровень микроархитектуры](/documents_6/ba914ab418af2326eb5ebaa59c3bc368/img2.jpg)
Содержание слайда: Уровень микроархитектуры
Задача – интерпретация команд уровня архитектуры команд.
Строение уровня микроархитектуры зависит от того каков уровень архитектуры команд, а также от стоимости и назначения компьютера:
RISC машины: на уровне архитектуры команд обычно находятся простые команды которые выполняются за один цикл
Core i7: на этом уровне имеются более сложные команды; выполнение одной такой команды занимает несколько циклов
[Чтобы выполнить команду, нужно найти операнды в памяти, считать их и записать полученные результаты обратно в память]
№4 слайд
![Пример микроархитектуры Общих](/documents_6/ba914ab418af2326eb5ebaa59c3bc368/img3.jpg)
Содержание слайда: Пример микроархитектуры
Общих принципов разработки уровня микроархитектуры не существует!!!
Пример: рассмотрим подмножество виртуальной машины Java (содержит только целочисленные команды), которое назовем IJVM (Integer Java Virtual Machine - виртуальная машина Java для целых):
МА содержит микропрограмму (МП) (в ПЗУ), которая д. вызывать, декодировать и выполнять команды IJVM.
МП содержит набор переменных, к которым имеют доступ все функции (команды уровня АК). Этот набор переменных называется состоянием компьютера.
Каждая команда IJVMсостоит из нескольких полей:1-ое поле – код операции, 2-ое (не обязательное) – определяет тип операнда.
№7 слайд
![Тракт данных Содержание](/documents_6/ba914ab418af2326eb5ebaa59c3bc368/img6.jpg)
Содержание слайда: Тракт данных
Содержание большинства регистров передается на шину В.
Выходной сигнал АЛУ управляет схемой сдвига и далее шиной С.
Значение с шины С может записываться в один или несколько регистров одновременно.
Шину А мы введем позже, а пока представим, что ее нет.
Функционирование АЛУ зависит от линий управления. [Перечеркнутая стрелочка с цифрой 6 сверху указывает на наличие шести линии управления АЛУ:
F0 и F1 служат для задания операции;
ENA и ENB – для разрешения входных сигналов А и В соответственно;
INVA – для инверсии левого входа ;
INC – для переноса бита в младший разряд прибавление 1 к результату.]
№8 слайд
![Тракт данных АЛУ содержит два](/documents_6/ba914ab418af2326eb5ebaa59c3bc368/img7.jpg)
Содержание слайда: Тракт данных
АЛУ содержит два входа для данных:
левый вход (А) [c левым входом связан регистр временного хранения Н]
правый вход (В) [c правым входом связана шина В, на которую могут поступать значения с одного из девяти источников (серые стрелочки)].
В регистр Н может поступать функция АЛУ, которая проходит через правый вход (из шины В) к выходу АЛУ. Одна из таких функций — сложение входных сигналов АЛУ: сигнал ENA отрицателен и левый вход получает значение 0. Если к значению шины В прибавить 0, это значение не изменится. Затем результат проходит через схему сдвига (также без изменений) и сохраняется в регистре Н.
Линии управления SLL8 и SRA1
используются независимо от остальных.
служат для управления выходом АЛУ.
Линия SLL8 (Shift Left Logical — логический сдвиг влево) сдвигает число влево на 1 байт, заполняя 8 самых младших двоичных разрядов нулями. Линия SRA1 (Shift Right Arithmetic — арифметический сдвиг вправо) сдвигает число вправо на 1 бит, оставляя самый старший двоичный без изменений
№9 слайд
![Тракт данных Операции чтения](/documents_6/ba914ab418af2326eb5ebaa59c3bc368/img8.jpg)
Содержание слайда: Тракт данных
Операции чтения и записи регистра могут выполняться за один цикл:
Пример: значение SP поместить на шину В, закрыть левый вход АЛУ, установить сигнал INC и сохранить полученный результат в регистре SP увеличив т.о. его значение на 1
Процессы чтения и записи происходят в разных частях цикла:
Когда в качестве правого входа АЛУ выбирается один из регистров, его значение помещается на шину В в начале цикла и хранится там на протяжении всего цикла.
Затем АЛУ выполняет свою работу результат которой через схему сдвига поступает на шину С.
Незадолго до конца цикла, когда значения выходных сигналов АЛУ и схемы сдвига стабилизируются, содержание шины С передается в один или несколько регистров. [Одним из этих регистров вполне может быть тот, с которого поступил сигнал на шину В].
№10 слайд
![Синхронизация тракта данных](/documents_6/ba914ab418af2326eb5ebaa59c3bc368/img9.jpg)
Содержание слайда: Синхронизация тракта данных
Операции чтения и записи регистра могут выполняться за один цикл:
Пример: значение SP поместить на шину В, закрыть левый вход АЛУ, установить сигнал INC и сохранить полученный результат в регистре SP увеличив т.о. его значение на 1
Процессы чтения и записи происходят в разных частях цикла:
Когда в качестве правого входа АЛУ выбирается один из регистров, его значение помещается на шину В в начале цикла и хранится там на протяжении всего цикла.
Затем АЛУ выполняет свою работу результат которой через схему сдвига поступает на шину С.
Незадолго до конца цикла, когда значения выходных сигналов АЛУ и схемы сдвига стабилизируются, содержание шины С передается в один или несколько регистров. [Одним из этих регистров вполне может быть тот, с которого поступил сигнал на шину В].
№12 слайд
![Синхронизация тракта данных В](/documents_6/ba914ab418af2326eb5ebaa59c3bc368/img11.jpg)
Содержание слайда: Синхронизация тракта данных
В начале каждого цикла генерируется короткий импульс
на спаде импульса устанавливаются биты, которые будут запускать все вентили [Δw]
выбирается регистр, и его значение передается на шину В [Δx]
АЛУ и схема сдвига начинают оперировать поступившими к ним данными. После промежутка Δу выходные сигналы АЛУ и схемы сдвига стабилизируются [Δу]
результаты проходят по шине С к регистрам, куда они загружаются на фронте следующего импульса [Δz]
[Загрузка должна запускаться фронтом сигнала и осуществляться мгновенно, так что даже в случае изменений каких-либо входных регистров изменения в шине С будут происходить только после полной загрузки регистров. На фронте импульса регистр, запускающий шину В, приостанавливает свою работу и ждет следующего цикла.]
№13 слайд
![Функционирование памяти](/documents_6/ba914ab418af2326eb5ebaa59c3bc368/img12.jpg)
Содержание слайда: Функционирование памяти
Взаимодействие с памятью:
через порт с пословной адресацией (32-разрядный)
через порт с побайтовой адресацией (8-разрядный).
Порт с пословной адресацией управляется двумя регистрами:
MAR (Memory Address Register - адресный регистр памяти)
MDR (Memory Data Register - информационный регистр памяти)
Порт с побайтовой адресацией управляется регистром PC, который записывает 1 байт в 8 младших битов регистра MBR (Memory Buffer Register — буферный регистр памяти)
№15 слайд
![Функционирование памяти](/documents_6/ba914ab418af2326eb5ebaa59c3bc368/img14.jpg)
Содержание слайда: Функционирование памяти
Регистр MAR содержит адреса слов, таким образом, значения 0, 1, 2 и т. д. указывают на последовательные слова.
Регистр PC содержит адреса байтов, таким образом, значения 0, 1, 2 и т. д. указывают на последовательные байты.
[Если значение 2 поместить в регистр PC и начать процесс чтения, то из памяти считается байт 2, который затем будет записан в 8 младших битов регистра MBR. Если значение 2 поместить в регистр MAR и начать процесс чтения, то из памяти считаются байты с 8 по 11 (то есть слово 2), которые затем будут записаны в регистр MDR]
Регистры MAR и MDR используются для чтения и записи слов данных на уровне архитектуры команд.
Регистры PC и MBR — для считывания программы уровня архитектуры команд, которая состоит из потока байтов.
Во всех остальных регистрах, содержащих адреса, применяется принцип пословной адресации, как и в MAR.
№17 слайд
![Функционирование памяти](/documents_6/ba914ab418af2326eb5ebaa59c3bc368/img16.jpg)
Содержание слайда: Функционирование памяти
Данные, считанные из памяти через 8-разрядный порт, сохраняются в 8-разрядном регистре MBR. Этот регистр может быть скопирован на шину В двумя способами: со знаком и без знака.
Когда требуется значение без знака, 32-разрядное слово, помещаемое на шину В, содержит значение MBR в младших 8-ми битах и нули в остальных 24-х битах. Значения без знака нужны для индексирования таблиц или получения целого 16-разрядного числа из двух последовательных байтов (без знака) в потоке команд.
№18 слайд
![Функционирование памяти](/documents_6/ba914ab418af2326eb5ebaa59c3bc368/img17.jpg)
Содержание слайда: Функционирование памяти
Другой способ превращения 8-разрядного регистра MBR в 32-разрядное слово - считать его значением со знаком от -128 до +127 включительно и использовать это значение для порождения 32-разрядного слова с тем же самым численным значением. Это преобразование делается путем дублирования знакового (самого левого) бита регистра MBR в верхние 24 битовые позиции шины В. Такой процесс называется расширением по знаку, или знаковым расширением.
Если выбран данный параметр, то либо все старшие 24 бита примут значение 0, либо все они примут значение 1 в зависимости от того, каков самый левый бит регистра MBR: 0 или 1.
В какое именно 32-разрядное значение (со знаком или без знака) превратится 8-разрядное значение регистра MBR, определяется тем, какой из двух сигналов управления (две белые стрелки под регистром MBR) установлен. Пунктирный прямоугольник обозначает способность 8-разрядного регистра MBR действовать в качестве источника 32-разрядных слов для шины В.
№19 слайд
![Функционирование памяти](/documents_6/ba914ab418af2326eb5ebaa59c3bc368/img18.jpg)
Содержание слайда: Функционирование памяти
Другой способ превращения 8-разрядного регистра MBR в 32-разрядное слово - считать его значением со знаком от -128 до +127 включительно и использовать это значение для порождения 32-разрядного слова с тем же самым численным значением. Это преобразование делается путем дублирования знакового (самого левого) бита регистра MBR в верхние 24 битовые позиции шины В. Такой процесс называется расширением по знаку, или знаковым расширением.
Если выбран данный параметр, то либо все старшие 24 бита примут значение 0, либо все они примут значение 1 в зависимости от того, каков самый левый бит регистра MBR: 0 или 1.
В какое именно 32-разрядное значение (со знаком или без знака) превратится 8-разрядное значение регистра MBR, определяется тем, какой из двух сигналов управления (две белые стрелки под регистром MBR) установлен. Пунктирный прямоугольник обозначает способность 8-разрядного регистра MBR действовать в качестве источника 32-разрядных слов для шины В.
№20 слайд
![Микрокоманды Для управления](/documents_6/ba914ab418af2326eb5ebaa59c3bc368/img19.jpg)
Содержание слайда: Микрокоманды
Для управления ТД необходимо 29 сигналов
9 сигналов для записи данных с шины С в регистры;
9 сигналов для разрешения передачи регистров на шину В и в АЛУ;
8 сигналов для управления АЛУ и схемой сдвига;
2 сигнала, которые указывают, что нужно осуществить чтение или запись через регистры MAR/MDR;
1 сигнал, который указывает, что нужно осуществить вызов из памяти через регистры PC/MBR.
№21 слайд
![Микрокоманды Значения этих](/documents_6/ba914ab418af2326eb5ebaa59c3bc368/img20.jpg)
Содержание слайда: Микрокоманды
Значения этих 29 сигналов управления определяют операции для одного цикла ТД.
Цикл состоит из передачи значений регистров на шину В прохождения этих сигналов через АЛУ и схему сдвига, передачи полученных результатов на шину С и записи их в нужный регистр(ы).
Если установлен сигнал считывания данных, то в конце цикла после загрузки регистра MAR начинает работать память. Данные из памяти помещаются в MBR или MDR в конце следующего цикла, а использоваться эти данные могут в цикле который идет после него.
[если считывание из памяти через любой из портов начинается в конце цикла k, то полученные данные не смогут использоваться в цикле k + 1 (только в цикле k + 2 и позже)].
Скачать все slide презентации Уровень микроархитектуры. Современные многоуровневые машины одним архивом:
Похожие презентации
-
Современный автоматизированный электропривод горных машин
-
Скачать презентацию Перспективные направления развития современных технологий (10 класс)
-
Скачать презентацию Достижения современной селекции
-
Скачать презентацию Подготовка швейной машины к работе (5 класс)
-
Характеристики современных ПК. Устройства и принцип действие ЭВМ
-
Современное комплексное решение для образовательных учреждений от компании GST-Партнер
-
Характеристики современных компьютеров
-
Электрические машины переменного тока общие понятия
-
Устройство статора бесколлекторной машины
-
Электрические машины переменного тока