Оцените презентацию от 1 до 5 баллов!
Тип файла:
ppt / pptx (powerpoint)
Всего слайдов:
13 слайдов
Для класса:
1,2,3,4,5,6,7,8,9,10,11
Размер файла:
101.89 kB
Просмотров:
59
Скачиваний:
0
Автор:
неизвестен
Слайды и текст к этой презентации:
№1 слайд
Содержание слайда: Тема урока:
Использование логических устройств в вычислительной технике
№2 слайд
Содержание слайда: Постановка задач:
Как компьютер выполняет арифметические действия? Как устроен его «ум»?
Как компьютер запоминает информацию? Какова «память» компьютера?
№3 слайд
Содержание слайда: ПОЛУСУММАТОР
И в двоичной системе счисления и в алгебре логики информация представлена в виде двоичных кодов.
Для того, чтобы максимально упростить работу компьютера, все математические операции сводятся к сложению.
Таблица сложения двоичных чисел:
№4 слайд
Содержание слайда: ПОЛУСУММАТОР
Столбец P – аналогичен таблице истинности конъюнкции.
Столбец S – аналогичен таблице истинности дизъюнкции, за исключением случая, когда на выходы подаются две единицы.
Логическое выражение, по которому можно определить сумму S, записывается следующим образом:
S = (A v B) & ¬(A & B)
№5 слайд
Содержание слайда: ПОЛУСУММАТОР
Построим к этому логическому выражению логическую схему:
№6 слайд
Содержание слайда: СУММАТОР
Более «умным» является устройство, которое при сложении учитывает перенос из младшего разряда. Называется оно полный одноразрядный сумматор.
Сумматор – это логическая электронная схема, выполняющая сложение двоичных чисел.
Сумматор является главной частью процессора.
Рассмотрим принцип работы одноразрядного двоичного сумматора:
№7 слайд
Содержание слайда: Принцип работы
Одноразрядный сумматор должен иметь три входа:
А, В – слагаемые; Р₀ - перенос из предыдущего разряда.
И выходы: S – сумма, Р – перенос
Нарисуем одноразрядный сумматор в виде функционального узла:
№8 слайд
Содержание слайда: Многоразрядный сумматор
Но процессор, как правило складывает многоразрядные двоичные числа.
Для того, чтобы вычислить сумму n-разрядных двоичных чисел, необходимо использовать многоразрядный сумматор, в котором на каждый разряд ставится одноразрядный сумматор и выход-перенос сумматора младшего разряда подключается к входу сумматора старшего разряда.
№9 слайд
Содержание слайда: ТРИГГЕР (trigger - защелка)
Триггер – это устройство, позволяющее запоминать, хранить и считывать информацию.
Каждый триггер хранит 1 бит информации, то есть он может находиться в одном из двух устойчивых состояний – логический «0» или логическая «1»
Логическая схема триггера:
№10 слайд
Содержание слайда: Принцип работы
№11 слайд
Содержание слайда: Принцип работы
№12 слайд
Содержание слайда: РЕГИСТР
Так как триггер может хранить только 1 бит информации, то несколько триггеров объединяют вместе.
Полученное устройство называют РЕГИСТРОМ.
В регистре может быть 8, 16, 32 или 64 триггера.
Регистры содержатся во всех вычислительных узлах компьютера – начиная с центрального процессора, памяти и заканчивая периферийными устройствами, и позволяют также обрабатывать информацию.
№13 слайд
Содержание слайда: Домашнее задание
Знать назначение сумматора и триггера
Знать область использования сумматора и триггера
Преобразуйте логическое выражение, описывающее работу полусумматора, рассмотренную на уроке, и постройте альтернативную логическую схему.