Презентация Архитектура 32-битных процессоров IA-32. (Лекция 3) онлайн

Содержание слайда: Организация ЭВМ и систем Лекция № 3 Архитектура 32-битных процессоров IA-32 ЦП 80386: основные регистры, режимы работы Страничная и сегментная организация памяти. Многозадачность. Формат команд ЦП 80486 – режим пакетирования

Содержание слайда: Структура микропроцессора Intel 80386

Содержание слайда: Регистры ЦП 80386 Программно доступные регистры: 8 регистров общего назначения (32-разрядные). Регистр флагов (EFLAGS – 32-разрядный). Счетчик команд (EIP – 32-разрядный). 6 сегментных регистров (16-разрядные). Системные регистры: 4 регистра управления: CR0, CR1, CR2, CR3 (сохраняют состояние микропроцессора). 8 отладочных регистра: DR0-DR3, DR6, DR7, (DR4, DR5 – зарезервированные ф. Intel). 4 регистра защищенного режима: GDTR, IDTR – 48-разрядные; LDTR, TR – 16-разрядные. 2 регистра страничных проверок: TR6, TR7.

Содержание слайда: Режимы работы ЦП 80386 Реальный режим или режим реальных адресов. В реальном режиме МП работает как очень быстрый 8086 с возможностью использования 32-битных расширений. Механизм адресации, размеры памяти и обработка прерываний (с их последовательными ограничениями) МП 8086 полностью совпадают с аналогичными функциями других МП IA-32 в реальном режиме. В отличие от 8086 остальные члены семейства IA-32 в определенных ситуациях генерируют исключения, например, при превышении предела сегмента, который для всех сегментов в реальном режиме равен 0FFFFh. Виртуальный режим или режим виртуального 8086. Защищенный режим – полностью 32-разрядный процессор.

Содержание слайда: ЦП 80386 (переключение режимов)

Содержание слайда: Формирование линейного адреса без участия селекторов В режиме реального адреса и в режиме системного управления используется упрощенная схема формирования линейного адреса. Эта же схема используется для вычисления адресов задачи защищенного режима, находящейся в состоянии эмуляции 8086 (Virtual 8086 Mode). В этом случае базовый адрес сегмента берется из сегментного регистра. Значение в сегментном регистре представляет собой биты 4-19 базового адреса сегмента. Из этого следует, что сегменты в этих режимах выровнены по 16-байтной границе и все сегменты начинаются в пределах нижнего мегабайта линейного адресного пространства. Предел для всех сегментов одинаков. В режиме реального адреса и для задачи в состоянии VM86 предел сегмента - 64Кбайт, а в режиме системного управления - 4Гбайт.

Содержание слайда: Формирование линейного адреса в защищенном режиме Если в регистре управления CR0 бит PG- разбиение на страницы не установлен, то полученный линейный адрес (см. следующий слайд) является физическим, если PG=1, то включается страничная адресация памяти. В процессе страничной трансляции адресов полученный линейный адрес разбивается на три части. Старшие десять бит линейного адреса являются индексом элемента из каталога таблиц. По этому элементу определяется физический адрес таблицы страниц. Биты 21-12 линейного адреса выбирают элемент из этой таблицы страниц. Выбранный элемент определяет физический адрес страницы. Младшие 12 бит линейного адреса определяют смещение от начала страницы.

Содержание слайда: Сегментная и страничная организация памяти

Содержание слайда: Многозадачность в ЦП 80386 Многозадачность - это метод управления компьютерной системой, когда отдельные задачи выполняются так, как если бы они выполнялись параллельно на отдельных процессорах с общей памятью. Задачу составляют два компонента: адресное пространство задачи и сегмент состояния задачи (Task State Segment - TSS).

Содержание слайда:

Содержание слайда: Сравнительные характеристики режимов работы процессора

Содержание слайда: ЦП 80386 (формат команды)

Содержание слайда: Формат команды КОП - код операции. Байт "Mod R/M" определяет режим адресации, а также иногда дополнительный код операции. Необходимость байта "Mod R/M" зависит от типа инструкции. Байт SIB (Scale-Index-Base) определяет способ адресации при обращении к памяти в 32-битном режиме. Необходимость байта SIB зависит от режима адресации, задаваемого полем "Mod R/M". Кроме того, инструкция может содержать непосредственный операнд и/или смещение операнда в сегменте данных. На размер инструкции накладывается ограничение в 15 байт. Для совместимости с 16-битными процессорами архитектура IA-32 использует одинаковые коды для инструкций, оперирующих как с 16-битными, так и 32-битными операндами.

Содержание слайда: Структура микропроцессора Intel 80486

Содержание слайда: Режим пакетирования

Содержание слайда: Уровни привилегий в IA32 Архитектура защиты МП обеспечивает 4 иерархических уровня привилегий, что позволяет ограничить задаче доступ к отдельным сегментам в зависимости от ее текущих привилегий. Привилегии ­ это свойство (обычно устанавливаемое при проектировании системы), которое определяет, какие компьютерные операции разрешаются в любой момент времени и какие доступы к памяти законны. Привилегии используются для обеспечения безопасности в компьютерной системе. Привилегии реализуются путем присвоения значения от 0 до 3 ключевым объектам, которые опознаются процессором. Значение 0 соответствует наибольшим привилегиям, тогда как значение 3 ­ наименьшим.

Содержание слайда: ЦП 80486 (уровни привилегий)

Содержание слайда: Структуры с привилегиями CPL – ­ текущий уровень привилегий (Current Privilege Level): уровень привилегий, на котором в данный момент исполняется задача. Значение CPL хранится в поле RPL селектора сегмента кода, который помещен в регистр CS. Обычно это значение соответствует уровню привилегий дескриптора исполняемого сегмента кода. Уровень привилегий меняется, когда управление передается сегменту кода с другим значением DPL (за исключением подчиняемых сегментов кода). DPL –уровень привилегий дескриптора (Descriptor Privilege Level): наименее привилегированный уровень, на котором задача может получить доступ к сегменту или шлюзу, связанному с этим дескриптором. RPL –запрашиваемый уровень привилегий (Requested Privilege Level) используется для временного понижения своего уровня привилегий при обращении к памяти. RPL заносится в младшие биты селектора. IOPL – уровень привилегий ввода/вывода (EFLAGS).

Содержание слайда: Правила на основе привилегий

Содержание слайда: Вопросы для самоконтроля Какие регистры составляют программная модель ЦП 80386? В каких режимах может работать ЦП 80386? Как формируется физический адрес при сегментной адресации? Как формируется физический адрес при страничной адресации? Сколько бит линейного адреса определяют смещение от начала страницы? Что такое многозадачность? Какими средствами она поддерживается? Какая информация хранится в сегменте состояния задачи?

Содержание слайда: Вопросы для самоконтроля В каких режимах работы ЦП 80386 предел сегмента – 64 кбайт? В каких режимах работы ЦП 80386 поддерживается страничное преобразование адреса? Какие поля составляют команду ЦП 80386? Что такое пакетирование? В чем его преимущество? С каких уровней можно обратиться к данным, находящимся на 3 уровне привилегий? Какое правило на основе привилегий применяется для защиты сегмента кода?