Презентация Сумматоры. Двоичные сумматоры онлайн
На нашем сайте вы можете скачать и просмотреть онлайн доклад-презентацию на тему Сумматоры. Двоичные сумматоры абсолютно бесплатно. Урок-презентация на эту тему содержит всего 55 слайдов. Все материалы созданы в программе PowerPoint и имеют формат ppt или же pptx. Материалы и темы для презентаций взяты из открытых источников и загружены их авторами, за качество и достоверность информации в них администрация сайта не отвечает, все права принадлежат их создателям. Если вы нашли то, что искали, отблагодарите авторов - поделитесь ссылкой в социальных сетях, а наш сайт добавьте в закладки.
Презентации » Технология » Сумматоры. Двоичные сумматоры
Оцените!
Оцените презентацию от 1 до 5 баллов!
- Тип файла:ppt / pptx (powerpoint)
- Всего слайдов:55 слайдов
- Для класса:1,2,3,4,5,6,7,8,9,10,11
- Размер файла:818.05 kB
- Просмотров:67
- Скачиваний:0
- Автор:неизвестен
Слайды и текст к этой презентации:
№4 слайд
![Двоичные сумматоры Сумматор](/documents_6/bff9c13dc03c8e2b9d583d573393eeac/img3.jpg)
Содержание слайда: Двоичные сумматоры
Сумматор — устройство, преобразующее информационные сигналы (аналоговые или цифровые) в сигнал, эквивалентный сумме этих сигналов.
Двоичными сумматорами называют логические устройства, выполняющие операцию сложения двух чисел, представленных в двоичном коде.
Сумматор является основным узлом арифметико-логического устройства ЭВМ и служит для суммирования чисел посредством поразрядного сложения.
№7 слайд
![По принципу действия на](/documents_6/bff9c13dc03c8e2b9d583d573393eeac/img6.jpg)
Содержание слайда: По принципу действия
на счётчиках, считающие количества импульсов в операндах
функциональные, выдающие на выходах значения логической функции суммы по модулю и логической функции разряда переноса:
каждый раз вычисляющие функцию разряда суммы по модулю и функцию разряда переноса
с таблицами заранее вычисленных значений функции разряда суммы по модулю и значений функции разряда переноса записанных в:
ПЗУ, ППЗУ (аппаратные) или
ОЗУ (аппаратные и программные)
№8 слайд
![По архитектуре](/documents_6/bff9c13dc03c8e2b9d583d573393eeac/img7.jpg)
Содержание слайда: По архитектуре
четвертьсумматоры — бинарные (двухоперандные) сумматоры по модулю без разряда переноса, характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма по модулю;
полусумматоры — бинарные (двухоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (старший разряд);
полные сумматоры — тринарные (трёхоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (более старший разряд). Такие сумматоры изначально ориентированы только на показательные позиционные системы счисления.
№9 слайд
![По способу действия](/documents_6/bff9c13dc03c8e2b9d583d573393eeac/img8.jpg)
Содержание слайда: По способу действия
Последовательные (одноразрядные), в которых обработка разрядов чисел ведётся поочерёдно, разряд за разрядом, на одном и том же одноразрядном оборудовании;
Параллельные (многоразрядные), в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется своё оборудование;
№11 слайд
![По способу выполнения](/documents_6/bff9c13dc03c8e2b9d583d573393eeac/img10.jpg)
Содержание слайда: По способу выполнения операции сложения и возможности сохранения результата сложения можно выделить три основных вида сумматоров:
комбинационный, выполняющий микрооперацию "S = A плюс B", в котором результат выдается по мере его образования (это комбинационная схема в общепринятом смысле слова);
сумматор с сохранением результата "S = A плюс B";
накапливающий, выполняющий микрооперацию "S = S плюс B".
№14 слайд
![Важнейшими параметрами](/documents_6/bff9c13dc03c8e2b9d583d573393eeac/img13.jpg)
Содержание слайда: Важнейшими параметрами сумматоров являются:
динамические параметры. Сумматоры характеризуются четырьмя задержками распространения:
от подачи входного переноса до установления всех выходов суммы при постоянном уровне на всех входах слагаемых;
от одновременной подачи всех слагаемых до установления всех выходов суммы при постоянном уровне на входе переноса;
от подачи входного переноса до установления выходного переноса при постоянном уровне на входах слагаемых;
от подачи всех слагаемых до установления выходного переноса при постоянном уровне на входах слагаемых.
№15 слайд
![Четвертьсумматор Простейшим](/documents_6/bff9c13dc03c8e2b9d583d573393eeac/img14.jpg)
Содержание слайда: Четвертьсумматор
Простейшим двоичным суммирующим элементом является четвертьсумматор.
Происхождение названия этого элемента следует из того, что он имеет в два раза меньше выходов и в два раза меньше строк в таблице истинности по сравнению с полным двоичным одноразрядным сумматором.
Наиболее известны для данной схемы названия: элемент "сумма по модулю 2" и элемент "исключающее ИЛИ".
№18 слайд
![Полусумматор Cхема, которая](/documents_6/bff9c13dc03c8e2b9d583d573393eeac/img17.jpg)
Содержание слайда: Полусумматор
Cхема, которая обеспечивает сложение двух однобитных чисел А и В называется полусумматором.
Полусумматор имеет 4 сигнальных линии: два входа для сигналов, представляющих одноразрядные двоичные числа А и В, и два выхода: сумма А и В по модулю 2 (S) и сигнал переноса (P).
При этом S наименее значимый бит, а P наиболее значимый бит.
№40 слайд
![Параллельный сумматор Состоит](/documents_6/bff9c13dc03c8e2b9d583d573393eeac/img39.jpg)
Содержание слайда: Параллельный сумматор
Состоит из отдельных разрядов, каждый из которых содержит одноразрядный сумматор.
При подаче слагаемых цифры их разрядов поступают на соответствующие одноразрядные сумматоры.
Каждый из одноразрядных сумматоров формирует на своих выходах цифру соответствующего разряда суммы и перенос, передаваемый на вход одноразрядного сумматора следующего (более старшего) разряда.
№41 слайд
![Параллельные многоразрядные](/documents_6/bff9c13dc03c8e2b9d583d573393eeac/img40.jpg)
Содержание слайда: Параллельные многоразрядные сумматоры
Простейшими из параллельных сумматоров (ПС) являются ПС с последовательной передачей сигналов переноса.
На входы каждой одноразрядной схемы сумматора поступают два слагаемых и перенос из предыдущего разряда.
Сигнал переноса, образованный в младшем разряде, распространяется последовательно по цепям переноса к старшим разрядам. Время распространения переноса определяется суммарной задержкой этих цепей.
№42 слайд
![Быстродействие сумматора](/documents_6/bff9c13dc03c8e2b9d583d573393eeac/img41.jpg)
Содержание слайда: Быстродействие сумматора
Быстродействие сумматора при сложении двух n-разрядных чисел характеризуется временем суммирования, которое в наихудшем случае равно ts=(n-1) tP + tis
где tis, tP - задержки формирования одноразрядным сумматором суммы и переноса соответственно.
Следовательно, сумматоры с последовательным переносом обладают низким быстродействием. С целью повышения быстродействия (сокращения времени сложения) применяются сумматоры с одновременным переносом.
№43 слайд
![Десятичные сумматоры Для](/documents_6/bff9c13dc03c8e2b9d583d573393eeac/img42.jpg)
Содержание слайда: Десятичные сумматоры
Для построения многоразрядных двоичных сумматоров, как было показано выше, необходимы одноразрядные двоичные сумматоры строятся с использованием одноразрядных десятичных сумматоров.
Последние выполняют операцию суммирования .десятичных цифр , и переноса, поступающих в разряд, и формируют на выходах десятичную цифру суммы и перенос для передачи в следующий десятичный разряд.
№51 слайд
![Вычитание Вычитание числа В](/documents_6/bff9c13dc03c8e2b9d583d573393eeac/img50.jpg)
Содержание слайда: Вычитание
Вычитание числа В из А выполняется путем суммирования отрицательного числа В в дополнительном коде с числом А. Представление отрицательного двоичного числа можно получить путем инвертирования всех битов числа и добавлением 1.
Прибавление этой единицы эффективно реализуется в полном сумматоре путем замены его первого каскада (полусумматора) на полный сумматор, вход переноса которого подключается к напряжению с уровнем логической 1.
№54 слайд
![A а а первый операнд, B b b](/documents_6/bff9c13dc03c8e2b9d583d573393eeac/img53.jpg)
Содержание слайда: A(а0–а3) — первый операнд,
B(b0–b3) — второй операнд,
S(s0–s3) — код операции — 4 разряда.
Если M=0, то выполняются арифметические операции: 24=16, при M=1 выполняются логические операции: 24=16. Итого 16+16=32 операции.
F(f0–f3) — результат операции. На выходе A=B появляется «1», если при выполнении операции вычитания результат операции будет равен «0», то есть A=B. Поскольку АЛУ параллельного типа, то имеются выходы генерации G и распространения переноса H. Pn и Рn+4 — входной и выходной переносы.
Скачать все slide презентации Сумматоры. Двоичные сумматоры одним архивом:
Похожие презентации
-
Сумматор
-
Логические основы устройства ПК. Базовые логические элементы. Сумматор и триггер
-
Сумматоры. Определения, классификация, уравнения, структуры и применение
-
Сумматоры. Классификация
-
Одноразрядный сумматор
-
Разработка информационно-измерительной системы контроля и учёта энергоресурсов на базе сумматора «СЭМ-2. 01» завода
-
Сумматоры. АЛУ
-
Сумматоры. Виды
-
Сумматоры. Схемы сдвига. Схемы свертки
-
Компьютерная схемотехника. Сумматоры и вычитатели. (Лекция 9)